ＳｙｓｔｅｍＶｅｒｉｌｏｇによるＦＰＧＡ／ディジタル回路設計入門
| 出版社名 | オーム社 |
|---|---|
| 出版年月 | 2023年11月 |
| ISBNコード |
978-4-274-23101-8
（4-274-23101-1） |
| 税込価格 | 3,300円 |
| 頁数・縦 | １８３Ｐ ２４ｃｍ |
商品内容
| 要旨 |
ＨＤＬは、高い抽象度でハードウェアの動作を記述することを目的に開発されました。本書は、順序同期回路をＳｙｓｔｅｍＶｅｒｉｌｏｇで記述しＬＳＩやＦＰＧＡに実装したい設計者向けに、設計事例をもとに解説しています。 |
|---|---|
| 目次 |
第１章 ＳｙｓｔｅｍＶｅｒｉｌｏｇとは |
出版社・メーカーコメント
ＳｙｓｔｅｍＶｅｒｉｌｏｇによる回路設計を実践的に解説ＳｙｓｔｅｍＶｅｒｉｌｏｇによるＦＰＧＡ／ＡＳＩＣ 設計方法を解説する入門書です。ＳｙｓｔｅｍＶｅｒｉｌｏｇは、はデジタル回路設計のデファクトスタンダードであるＶｅｒｉｌｏｇ ＨＤＬを拡張した言語で、検証に関する機能が強化されています。Ｖｅｒｉｌｏｇ ＨＤＬは、ライバルであるＶＨＤＬに比べて比較的書きやすい言語といわれています。本書は、若い技術者や学生向けに最近のＳｙｓｔｅｍＶｅｒｉｌｏｇによるデジタル回路設計を解説するものです。ＦＰＧＡへの実装やデジタル回路自体の基礎からＳｙｓｔｅｍＶｅｒｉｌｏｇによるＲＩＳＣ Ｖ（リスク ファイブ）設計、Ｖｅｒｉｌｏｇ ＨＤＬと比較しての注意点など、実践的な内容を解説しています。